AT-NO:

JP404023327A

DOCUMENT-IDENTIFIER: JP 04023327 A

TITLE:

SEMICONDUCTOR DEVICE

PUBN-DATE:

January 27, 1992

**INVENTOR-INFORMATION:** 

NAME

MATSUKAWA, YOSHIHIRO

**ASSIGNEE-INFORMATION:** 

NAME **FUJITSU LTD**  COUNTRY

N/A

APPL-NO:

JP02123811

APPL-DATE:

May 14, 1990

INT-CL (IPC): H01L021/3205, H01L021/90

US-CL-CURRENT: 438/680, 438/763, 438/FOR.395

### ABSTRACT:

PURPOSE: To obtain T-shaped wiring whose wiring density is high and which can enhance the positioning margin between wiring connected between layers at a multilayer wiring by a method wherein the cross section perpendicular to the extension direction of individual wiring is a T-shape which is composed of a top part having a width of W<SB>1</SB> and a leg part having a width of W<SB>2</SB> (where W<SB>2</SB><W<SB>1</SB>) and erect T-shapes and inverted T-shapes are arranged alternately in the extension direction.

CONSTITUTION: A stopper layer 6 composed of a material which is not etched by an etchant for an insulating layer 7 is formed on an insulating layer 5 on the surface of a semiconductor-device substrate 4. An aluminum layer is deposited on it; it is patterned; and only top parts 31 of inverted T-shapes 3 are formed. Then, the insulating layer 7 is deposited on the whole surface of the semiconductor-device substrate 4; an Al layer is deposited on the insulating layer 7; and grooves 8 are buried in the Al layer. The Al layer is patterned; and leg parts 22 and top parts 21 of erect T-shapes 2 and leg parts 32 of the inverted T-shaped 3 are formed collectively. Thereby, wiring whose cross section is T-shaped can be arranged and formed at higher density.

8/18/05, EAST Version: 2.0.1.4

COPYRIGHT: (C)1992,JPO&Japio

THIS PAGE BLANK (USPTO)

8/18/05, EAST Version: 2.0.1.4

## ⑩日本国特許庁(JP)

① 特許出願公開

#### 平4-23327 ⑫ 公 開 特 許 公 報(A)

®Int. CI. 5

識別記号

庁内整理番号

@公開 平成4年(1992)1月27日

H 01 L 21/3205 21/90

6810-4M . A

6810-4M H 01 L 21/88 Α

(全5頁) 審査請求 未請求 請求項の数 3

60発明の名称 半導体装置

> 頭 平2-123811 20特

22出 頤 平2(1990)5月14日

神奈川県川崎市中原区上小田中1015番地 富士通株式会社 明者 Ж 佳 @発 洋

创出 願 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

79代 理 人 弁理士 井桁 貞一

1 発明の名称 半導体装置

### 2 特許請求の範囲

(1) 半導体装置基板と,

該基板の一表面上に互いに平行に設けられた複 数の配線であって、各々の該配線の延伸方向に垂 直な断面が、幅W.である頂部と幅Wz(Wz <Wi) で ある脚部とから成るT字形であり且つ前記延伸方 向において正立した該T字形と倒立した該T字形 とが交互に配列されており且つ隣接する該配線と うしの間において該正立T字形と該倒立T字形と が交互に配列されている配線 とを備えたことを特徴とする半導体装置。

(2)該複数の配線から成る組が層間絶縁層を介し て少なくとも上下に二組積層された構造であって、 下方の核組における少なくとも一つの核配線の核 正立T字形の頂部と上方の組における少なくとも 一つの該配線の該倒立T字形の頂部とが該層間絶

緑層に設けられたコンククトホールを通じて相互 接続されていることを特徴とする請求項1記載の 半導体装置。

(3)該複数の配線の相互間に充塡された絶縁層と、 該絶縁層と該基板表面との間に介在する層であ って該絶縁層に対するエッチングに対して耐性を 有する絶縁性物質から成るストッパ層 とを有することを特徴とする請求項1記載の半導 体装置。

### 3 発明の詳細な説明

半導体装置の内部配線に係り、とくに、断面が 丁字形である配線に関し、

丁字形構造の配線をより高密度で配設可能とす ることを目的とし.

半導体装置の一裏面上に互いに平行に設けらる 複数の配線を、各々の該配線の延伸方向に垂直な 断面が、幅Wiである頂部と幅Wi(Wi <Wi) である 脚部とから成るT字形であり且つ前記延伸方向に おいて正立した該T字形と倒立した該T字形とが 交互に配列されており且つ隣接する該配線どうし の間において該正立T字形と該倒立T字形とが交 互に配列されるように構成する。

### (産業上の利用分野)

本発明は、半導体装置の内部配線に係り、とくに、断面がT字形である配線に関する。

### 〔従来の技術〕

単位長さ当たりの抵抗を増大させることなく。 寄生容量の増大を防止する構造として、断面がT 字形の配線が提案されている。(特開昭53-32670、 特開昭61—191053、特開昭63-221642 等)

T字形構造の配線の他の利点として、高集積度の半導体装置において、微細幅の配線から成る多層配線の層間の位置ずれに対する余裕度が大きいことである。すなわち、同じ面積の矩形断面を有する配線に比べて上表面の面積がより大きいT字形構造の頂部に対してコンタクトホールを形成す

## (作用)

第1図は本発明の原理説明図であって、同図(a) および(b)は、それぞれ、丁字形断面を有する配線 を、各々が正立した状態で互いに平行に配列した 場合および正立状態および倒立した状態を交互に ればよいからである。

### (発明が解決しようとする課題)

しかしながら、上記開示は、半導体装置基板上 に断面が正立したT字形をなす構造の配線を形成 するものである。したがって、例えば半導体メモ リにおけるピット線のように多数の配線が平行し て配設される場合には、配線密度、すなわち、単 位幅の領域に配設可能な配線の本数は、T字形の 頂部の幅によって制限されてしまう。

本発明は、上記従来の構造に比べて、配線密度 がより高くかつ多層配線における層間接続される 配線間の位置合わせ余裕をも向上可能な下字形配 線構造を提供することを目的とする。

# (課題を解決するための手段)

上記目的は、半導体装置基板と、該基板の一表面上に互いに平行に設けられた複数の配線であって、各々の該配線の延伸方向に垂直な断面が、幅 W. である頂部と幅Wz (Wz < W1) である脚部とから

配列した場合を示す。T字形の頂部の幅をwi, 脚部の幅をwi, 配線間のギャブをgとすると、それぞれの配列ピッチは,g+wiおよび g+(wi+wi)/2であり、wi > wiであるから、正立T字形と倒立T字形を交互に配列した場合の方がピッチが小さくなることは論をまたない。

多層配線においては、上層とを接続するると下層とを接続するるのに層間絶縁層にコンタクトホールを形成があるが、配線幅(上記におけるwz)合っていたな極限まで小さくの位置である。また、通常、ののエックの配線とコンタクトホールとの信である。を発展している。を対する配線をストッパとして行われる。では、コンがは下層配線をストッパとして行われる。とは、アクトホールの寸法は、下層配線をストッパとでは、下層配線である。とは、アクトホールの寸法は、下層配線である。では、アクトホールの寸法は、下層配線である。では、アクトホールの寸法が、下層による。では、アクラフ技術の限界を超えてい、形成不可能となる。

本発明においては、第1図印のように、正立下

字形配線と倒立T字形配線とを交互に配設するだけでなく、各々の配線をその延伸方向においても正立T字形部分と倒立T字形部分とが交互に配列された構造とする。これにより、下層配線の正立T字形部分の頂部と上層配線の倒立T字形部分の頂部と上層配線の倒立T字形部分の頂部が対向するように配置し、これら頂部間の絶縁層にコンタクトホールを形成するようにすれば、実質的に配線幅やコンタクトホールの位置合わせ精度による制約を受けずに層間接続が形成可能となる。

### 〔実施例〕

以下本発明の実施例を図面を参照して説明する。 第2図は本発明の配線の構造を示し、同図(a)は 斜視図、同図(b)は平面図である。各々の配線1は、 その延伸方向に垂直な断面が、正立するT字形部 分2と倒立するT字形部分3とが交互に前記延伸 方向に沿って現れる。また、隣接する配線1どう しの間においても、正立するT字形部分2と倒立 するT字形部分3とが交互に現れる。なお、同図

ミニゥム(A1)層を堆積し、これを周知のリソグラフ技術によりパクーンニングし、同図(b)に示すように、前記倒立T字形3の頂部31のみを形成する。なお、半導体装置基板4に形成されている図示しない半導体素子と頂部31の或るものとを接続する必要がある場合には、上記A1層を堆積する前に、当該頂部31の幅wiより小さい開口寸法のコンタクトホール9を形成しておく。前記頂部31を構成するA1層の堆積時に、このコンタクトホール9にAIが充塡され、所要の接続が形成される。

次いで、同図に示すように、半導体装置基板4上全面に、厚さ4000人程度の絶縁層7を堆積する。必要に応じて、スピンオングラス(SOG)として周知の珪酸ガラス溶液の墜布およびエッチバック法を用いて絶縁層7表面を平坦化する。そののち、絶縁層7に、前記丁字形部分2および3のそれぞれの脚部22および32の幅w。(第1図参照)に等しい幅の溝8を形成する。溝8は既に形成されている頂部31上および隣接する頂部31の間の各位

(b)においては、各々の配線1の境界を分りやすくするために、隣接する配線1どうしが重ならない場合が示されているが、実際の配置はこの限りではなく、隣接する配線1どうしの間で、正立する下字形部分2の頂部21と倒立する下字形部分3の頂部31とが部分的に重なり合うように、より接近して配置することもできる。

第3図は、第2図に示す配線1の形成工程説明図である。同図(a)を参照して、半導体装置基板4の表面上に、例えばPSG(機珪酸ガラス)から成る 絶縁層5を形成する。なお、半導体装置基板4の 表面には図示しない半導体素子と配線が形成されているものとする。

次いで、絶縁層 5 上に、後述する絶縁層 7 に対するエッチング剤によってエッチングされない材料から成るストッパ層 6 を形成する。上記絶縁層 7 かPSG から成る場合には、 Si \*N4から成るストッパ層 6 を形成すればよい。ストッパ層 6 の厚さは、500 Å程度とする。

ストッパ暦6上に、例えば厚さ約5000人のアル

置を通り、紙面に垂直に延伸している。溝8の形成は、レジストマスクを用いて異方性ドライエッチングにより行えばい。このエッチングにおいて、例えばA1から成る頂部31とストッパ層6の両者がストッパとして機能し、絶縁層5に達する過剰なエッチングが防止される。

次いで、絶縁層7上に厚さ約5000人のA1層を堆積する。これにより、溝8はA1層により埋め込まれる。絶縁層7上の前記A1層を周知のリソグラフ技術によりパターンニングして、同図(d)に示すように、正立T字形2の脚部22および頂部21と倒立T字形3の脚部32とを一括して形成する。なお、倒立T字形3の脚部32をパターンニングするための露光マスクと溝8との位置合わせ余裕度の分だけ前記wzより大きくなる。

以上のようにして、第2図に示す構造を有する 本発明の配線が形成される。

上記本発明の配線を多層構造に適用する場合を 第4図を参照して説明する。同図は下層配線11と 上層配線12とが同方向に延在する構造であるが、 下層配線11と上層配線12とが交差する方向に延在 する構造の場合も同様である。

すなわち、第3図(c)に引続いて、絶縁層7上に、 例えばPSG から成る絶縁層14および SiaNaから成 るストッパ層15を堆積したのち、後述する上層配 線との層間接続が行われる下層配線11における正 立丁字形2の頂部21上の絶縁層14にコンタクトホ ールを(図示省略)形成する。次いで、第3図と 同様にして、上層配線12における各部分の形成を 行う、すなわち、倒立丁字形30の頂部31の形成、 絶縁層71の形成、絶縁層71に対する溝8 (図示省 略)の形成、および、正立丁字形20の頂部21およ び脚部22と倒立下字形30の脚部32の形成である。 この場合、下層配線11との層間接続が行われる上 層配線12における倒立丁字形30の頂部31が、当該 下層配線11における正立T字形20の頂部21上に位 習するように配置する。このように、下層配線11 と上層配線12とを層間接続するための前記コンタ クトホールの形成は、 実質的に、 当該配線の頂部

の幅wiの中心に対してwi/2の位置合わせ余裕度を 以て行うことができる。

なお、絶縁層14上に形成されるストッパ層15は、 上層配線12の脚部22に対応する溝を絶縁層71に形成する際のストッパとして機能することは言うまでもない。

### (発明の効果)

本発明によれば、T字形断面を有する配線がより高密度で配列可能となり、また、配線が微細化した場合にも、基板との接続および多層配線における層間接続のために層間絶縁層に形成されるコンタクトホールの位置合わせ余裕度に対する配線を制かが緩和され、高密度・微細配線の接続に対する信頼性および製造歩留りを向上可能とする効果がある。

### 4 図面の簡単な説明

第1図は本発明の原理説明図.

第2図は本発明の配線の構造説明図.

第3図は本発明の配線の形成工程説明図. 第4図は本発明による多層配線形成工程例説明図

である。


図において,


- 1は配線、
- 2 と20 は正立する T 字形 部分,
- 3と30は倒立するT字形部分.
- 4 は半導体装置基板。
- 5と7と14と71は絶縁層,
- 6と15はストッパ層。
- 8は溝。 9はコンタクトホール:
- 11は下層配線。 12は上層配線。
- 21と31は頂部, 22と32は脚部

である。


代理人 弁理士 井桁 貞一









本税明 / 原理説明② 第 1 ②





本税明による多层配橡形成工程说明图

第 4 図









(C)

(d)

本発明の配線の構造説明図 第 2 図

本発明の配線の形成工程説明図 第 3 図